AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:并发递归程序的时间逻辑:可满足性和模型检查
Bollig, Benedikt; Cyriac, Aiswarya; Gastin, Paul; Zeitoun, Marc;
机译:并发递归程序的时态逻辑:可满足性和模型检查
机译:度量时间逻辑规范的有界可满足性检查
机译:模型检查使用实时时间逻辑RTCTL及其在真正的微控制器软件应用程序的实时性能
机译:使用多路决策图对一阶时间逻辑进行模型检查。
机译:使用贴纸自动机模型检查时间逻辑公式
机译:具有公平约束的petri网线性时态逻辑性质模型检验。
机译:使用偏序和即时交易的并发程序符号模型检查
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。